PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-340760

(43)Date of publication of application: 10.12.1999

(51)Int.CI.

HO3G 3/10 H₀3F 1/34

H₀3F 3/34

(21)Application number: 10-148036

(71)Applicant: FUJI FILM MICRODEVICES CO LTD

FUJI PHOTO FILM CO LTD

(22)Date of filing:

28.05.1998


(72)Inventor: HASEGAWA JUN

(54) VARIABLE GAIN AMPLIFIER CIRCUIT

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a circuit capable of quickly and stably operating the switching of an operating point with respect to a variable gain amplifier circuit available in a higher band and at a higher amplification ratio than a conventional manner by setting an operating point so that an output voltage can be converged in a prescribed range while a voltage being a reference is inputted.

SOLUTION: This circuit is composed of a voltage/current converting means for converting an input voltage into currents and outputting it, a current amplifying means for amplifying the currents with a set variable gain and an operating point setting means for setting an operating point so that an output voltage can be converted in a prescribed range while a voltage being a reference is inputted. In this variable gain amplifier circuit, a voltage adjusting circuit 24 compares a Vref voltage being a target output operating point with an output voltage Vout for a blanking period, and when the



output voltage Vout is lower than the target reference voltage Vref, the Vclp of the gate voltage of a transistor 23 is made higher a little, and output voltage is increased. When the output voltage Vout is higher, the output voltage is decreased.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

	•	

回腔理智: 2002TJ026 9/国整理智: 2003TJ503

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-340760

(43)公開日 平成11年(1999)12月10日


(51) Int.Cl. ⁶		識別記号	FΙ				
H03G	3/10		H03G	3/10	1	4	
H03F	1/34		H03F	1/34			
	3/34			3/34 Z			
			審査請求	未請求	請求項の数14	OL	(全 13 頁)
(21)出願番号		特願平10-148036	(71)出願人	3910515	88		
				富士フィ	イルムマイクロラ	デバイン	ス株式会社
(22)出顧日		平成10年(1998) 5月28日		宮城県黒川郡大和町松坂平1丁目6番地			
			(71)出願人	000005201			
				富士写真フイルム株式会社			
				神奈川県南足柄市中沼210番地			
			(72)発明者	長谷川 潤			
				宮城県黒川郡大和町松坂平1丁目6番地			
				富士フイルムマイクロデバイス株式会社内			
			(74)代理人	弁理士	高橋 敬四郎	(外)	1名)

(54) 【発明の名称】 可変利得増幅回路

(57)【要約】

【課題】 従来よりもより高帯域で高い増幅率まで使用可能な可変利得増幅回路であって動作点の切換が高速かつ安定的に行える可変利得増幅回路を提供することを課題とする。

【解決手段】 本発明の可変利得増幅回路は、入力電圧を電流に変換して出力する電圧一電流変換手段と、設定された可変利得で前記電流を増幅する電流増幅手段と、前記増幅された電流を出力電圧に変換する手段と、基準となる電圧が入力されている時間に前記出力電圧が所定の範囲に収束するように動作点を設定する動作点設定手段とを有して構成される。



【特許請求の範囲】

【請求項1】 入力電圧を電流に変換して出力する電圧 一電流変換手段と、

設定された可変利得で前記電流を増幅する電流増幅手段 と

前記増幅された電流を出力電圧に変換する電流一電圧変換手段と、

基準となる電圧が入力されている時間に前記出力電圧が 所定の範囲に収束するように動作点を設定する動作点設 定手段とを有する可変利得増幅回路。

【請求項2】 前記電圧一電流変換手段は、トランジスタと抵抗とを含み、前記入力電圧が前記トランジスタのゲートに入力され、前記トランジスタのソースと基準電圧端子との間に前記抵抗が接続されたソースフォロア回路であることを特徴とする請求項1記載の可変利得増幅回路。

【請求項3】 前記電圧一電流変換手段は、トランジスタと抵抗と差動増幅回路とを含み、前記入力電圧が前記差動増幅回路の非反転入力に接続され、前記差動増幅回路の出力が前記トランジスタのゲートに接続され、前記トランジスタのソースに前記抵抗の一端が接続され、前記抵抗の他端が基準電圧端子に接続され、前記トランジスタのソースと前記抵抗との接続点が前記差動増幅回路の反転入力と結合したことを特徴とする請求項1記載の可変利得増幅回路。

【請求項4】 前記電流増幅手段は、非対称のカレントミラー回路と、該カレントミラー回路の入力側と出力側のトランジスタのゲート幅Wとゲート長Lの比を変更する手段とを含み、前記W/Lの比を変更することで電流増幅の利得を可変制御することを特徴とする請求項1記載の可変利得増幅回路。

【請求項5】 前記ゲート幅Wとゲート長Lの比を変更する手段は、複数のトランジスタと該トランジスタの各々に接続するスイッチとを含み、該スイッチのオン・オフ制御により前記複数のトランジスタの内の電流を流すトランジスタを選択して実行的に前記W/Lを変化させる手段を有することを特徴とする請求項4記載の可変利得増幅回路。

【請求項6】 前記電流増幅手段の出力にソースが接続され、ゲートには一定の電圧が印加され、ドレインが電流出力端子となるように接続されたトランジスタを配置することを特徴とする請求項4あるいは5記載の可変利得増幅回路。

【請求項7】 前記電流一電圧変換手段は、基準電圧端子と前記電流増幅手段との間に接続された抵抗を含むことを特徴とする請求項1記載の可変利得増幅回路。

【請求項8】 前記動作点設定手段は、目標動作点の値と、該可変利得増幅回路の出力値とを比較する比較手段と、該比較手段の比較結果に基づき出力電流量を増減する電流制御機能を有する定電流源手段とを有し、該定電

流源手段の出力が前記電圧一電流変換手段に結合されて 前記電流増幅手段に入力する電流量を前記電流制御機能 により制御することを特徴とする請求項1記載の可変利 得増幅回路。

【請求項9】 前記動作点設定手段は、目標動作点の値と、該可変利得増幅回路の出力値とを比較する比較手段と、該比較手段の比較結果に基づき出力電流量を増減する電流制御機能を有する定電流源手段とを有し、該定電流源手段の出力が前記電流一電圧変換手段に結合されて前記電流増幅手段から出力される電流量を前記電流制御機能により制御することを特徴とする請求項1記載の可変利得増幅回路。

【請求項10】 前記定電流源手段は、一方の端子を基準電圧に接続した抵抗と該抵抗を負荷として結合したトランジスタを含むソースフォロア回路を有し、該トランジスタのゲート電圧によってソースの電位を制御し、該ソース電位と該基準電圧とで決まる電流を該トランジスタのドレインから流すことを特徴とする請求項8あるいは9記載の可変利得増幅回路。

【請求項11】 前記トランジスタの前記ゲート電圧を制御する手段をさらに有し、該ゲート電圧を制御する手段は、第1の基準電圧にプリチャージされた第1の微小容量と、第2の基準電圧にプリチャージされた第2の微小容量と、前記ゲートに接続された前記微小容量よりも大きな容量と、第1及び第2の微小容量との間に接続された第1および第2のスイッチを含み、前記比較手段の比較結果に応じてオンあるいはオフする前記スイッチを選択する手段を有することを特徴とする請求項10記載の可変利得増幅回路。

【請求項12】 所定周期のクロック信号を発生する手段をさらに有し、前記プリチャージと前記スイッチを選択する手段は、基準電圧入力期間中に前記クロック手段のクロック信号周期に応じて繰り返し制御されることを特徴とする請求項11記載の可変利得増幅回路。

【請求項13】 収束モード設定手段をさらに有し、該設定手段の出力に応じて前記クロック手段のクロック周期を変更することを特徴とする請求項12記載の可変利得増幅回路。

【請求項14】 収束モード設定手段をさらに有し、該設定手段の出力に応じて前記第1または第2の基準電圧の少なくとも一方を変化させることを特徴とする請求項11記載の可変利得増幅回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、可変利得増幅回路に係わり、特に画像信号処理用のCMOS集積回路に組み込む場合に好適な可変利得増幅回路に関する。

[0002]

【従来の技術】特公平2-34205号公報において従来の技術として引用されているものとして、本願図11

に示したような可変利得制御回路が提案されている。この可変利得制御回路は、演算増幅器 100を反転増幅器 として使用し、入力抵抗101とフィードバック抵抗102との抵抗値の比を変えることにより利得を変化させることができる。

【0003】入力抵抗101は図示のように抵抗Rと抵抗2Rとの8段構成のラダー抵抗網として構成されており、各抵抗段にはスイッチ103が接続される。スイッチ103の動接点が演算増幅器100の反転入力の接点と接続した状態(オン状態)で入力からの電圧Vinが設定された利得で増幅されて出力電圧Voutとして出力される。スイッチ103のオン・オフは制御信号すなわち利得制御信号を端子S1~S8のどれかに印加することにより制御される。オンになっているスイッチ103の個数と組み合わせに応じて利得が変わる。

[0004]

【発明が解決しようとする課題】この図11に示すような従来の形式の可変利得制御回路では、一般に画像信号処理用として必要とされる利得と帯域とを同時に得ようとすると、演算増幅器100に非常に高いGB積(利得帯域幅積)が要求され、現実にはこの構成でCMOS集積回路で画像信号処理用の可変利得制御回路を実現することはきわめて難しい。

【0005】図11の回路から明らかなように、この回路は入力電圧Vinを基準電圧Vrefに置き換えると、D/A変換器そのものである。

【0006】本発明の目的は、このD/A変換器の原理を持ちいつつも、従来よりも飛躍的に高帯域で高い増幅率まで使用可能な可変利得増幅回路を提供することである。

【 O O O 7 】本発明のさらに別の目的は動作点の切換が 高速かつ安定的に行える可変利得増幅回路を提供することである。

[0008]

【課題を解決するための手段】本発明の可変利得増幅回路は、入力電圧を電流に変換して出力する電圧一電流変換手段と、設定された可変利得で前記電流を増幅する電流増幅手段と、前記増幅された電流を出力電圧に変換する手段と、基準となる電圧が入力されている時間に前記出力電圧が所定の範囲に収束するように動作点を設定する動作点設定手段とを有する。

[0009]

【発明の実施の形態】図1に、本発明の可変利得増幅回路の原理を説明する回路図を示す。これは、パイナリ・ウエイト電流源型のD/A変換器の構成であり、基準電流 I ref が導電率Z=ゲート幅W/ゲート長LのMOSトランジスタ10に流れ、出力側の共通ゲート接続の多段(8段)構成の導電率Z;=ゲート幅W/ゲート長Lのトランジスタ11にはカレントミラーで I ref のZ;/2倍の電流が流れる。

【0010】出力側の各トランジスタ 110W/L値は、それぞれにバイナリで里み付けがなされている。例えば図 1において、出力側の 8 個のトランジスタ 11は、左から右方向に向かって順次、 $27=Z/2^1$ 、 $26=Z/2^2$ 、 $25=Z/2^3$ 、 $24=Z/2^4$ 、 $23=Z/2^5$ 、 $22=Z/2^6$ 、 $21=Z/2^7$ 、 $20=Z/2^8$ となっている。例えばゲート幅Wを変えることにより、上記の導電率 Z_1 を変えることができる。

[0012]

【数1】

$$V_{out} = I_{ref} \times R_{out} \times \sum_{n=0}^{N-1} \frac{S_n \times 2^n}{2^N}$$

【 O O 1 3 】ここで、Nはトランジスタ 1 1 の段数であり、例えば 8 である。S n は、スイッチ 1 2 の制御ビットである。

【0014】式1において、基準電流 I ref の代わりに、入力電流 I in とし、電圧入力 V inを電圧一電流変換手段によって I inに変換して図1の回路に入力する構成を採用することにより、D / A 変換器から可変利得増幅回路が得られることになる。ここで、例えば電圧一電流変換の関係を I in= V in / Ri とすれば、

[0015]

【数2】

$$V_{out} = V_{in} \times \frac{R_{out}}{R_i} \times \sum_{n=0}^{N-1} \frac{S_n \times 2^n}{2^N}$$

【0016】ここで、下記式3とおく、

[0017]

【数3】

$$\sum_{n=0}^{N-1} \frac{S_n \times 2^n}{2^N} \equiv k$$

【0018】すると、式2は

[0019]

【数4】

$$V_{out} = k \times \frac{R_{out}}{R_i} \times V_{in}$$

【0020】となる。ここで、N=8の場合、すなわちトランジスタ11の段数が8段の場合にはkは0 \angle 256 \angle 255 \angle 256($\stackrel{1}{\hookrightarrow}$ 1)までの範囲の値を取るので、最大利得がおおそVout \angle Vin=Rout \angle Ri で、利得の設定分解能が最大利得の1 \angle 256という性能を有する可変利得増幅回路が得られることになる。

【0021】すなわち、図1の回路の場合、制御信号S0~S7に応じてスイッチ12をオンあるいはオフすることにより利得を最大利得から0までの範囲で最大利得の1/256ステップで可変できることを示している。もちろん、本実施例は図1のように8段のトランジスタ11の構成に限定するものではなく、トランジスタ11の段数N(およびそのスイッチ12の数)を任意に選択して可変範囲を任意に設定できることはいうまでもない。

【0022】ここで、具体的な本発明による可変利得増幅回路の実施例について図2を参照して説明する。入力端子INから入力される電圧は演算増幅器20の非反転入力端子(+)に与えられる。演算増幅器20の出力はN型(チャネル)トランジスタ21のゲートに入力される。トランジスタ21のソースはA点で抵抗22(Rin)と接続すると同時に演算増幅器20の反転入力端子(ー)にフィードバック入力される。

【0023】トランジスタ21のソースは抵抗22を介して電源電圧端子8(グランド)に接続されており、トランジスタ21と抵抗22とでソースフォロアが構成される。このソースフォロアの出力であるA点の電位は入力端子INの電圧と等しくなるように演算増幅器20によりフィードバック制御される。このとき、抵抗22を流れる電流 Iinは、

[0024]

【数5】

$$I_{in} = \frac{V_{in}}{R_{in}}$$

【 0 0 2 5 】と表される。A点にはP型(チャネル)トランジスタ23のドレインが接続され、そのゲートには後で詳しく説明する電圧調整回路24の出力であるVcl p が印加され、さらにそのソースは抵抗25 (Rbp)を

介して電源電圧 VDDに接続されソースフォロアを構成している。このソースフォロアを流れる電流 I bpは Vclpとトランジスタ 23のしきい値電圧 Vthと抵抗 25の抵抗値 Rbpとによって決まり、おおよそ

[0026]

【数6】

$$I_{bp} = \frac{V_{clp} - V_{th}}{R_{bp}}$$

【 O O 2 7 】で与えられる電流となる。ここで、この電流 I bpは V c lp が一定であればトランジスタ 2 3 が 5 極管動作をしている限り、A 点の電位によらず一定であり、V c lp 電圧で制御される定電流源とみなすことができる。トランジスタ 2 3 および抵抗 2 5 を流れる電流 I bpであるから、P型トランジスタ 2 6 を流れる電流 I sig は、

[0028]

【数7】

$$I_{sig} = I_{in} - I_{bp}$$

【 O O 2 9 】で与えられる。トランジスタ 2 6 は、ソース接地でドレインとゲートとが接続された所謂ダイオード接続をしており、C点の電位はW/L=Zであるトランジスタに対して I sig を流すだけのゲート電圧を提供することになる。このC点の電圧はソース接地され、W/L=Z; であるようなN型トランジスタ 2 7 (2 7 - 1 ~ 2 7 - 8)のゲートに印加されると、そのトランジスタ 2 7 が 5 極管動作をしている限りにおいては

[0030]

【数8】

$$I = \frac{Zi}{Z} \times I_{sig}$$

【0031】で与えられるドレイン電流が流れることになる。C点の電圧がトランジスタ27-1~27-8の各ゲートに印加された場合、各トランジスタのドレインに接続されたスイッチ28がオン状態の時に、Zi=W/Lに応じた電流が各トランジスタに流れる。下記の表1に各トランジスタのZi=W/Lと流れる電流との関係を示す。

[0032]

【表1】

W/L	電流
16×Z	16×Isig
6×Z	8×I sig
4×Z	4×I sig
2×Z	2×I sig
z	Isig
Z/2	I sig /2
Z/4	I sig /4
Z/8	I sig /8
	16×Z 6×Z 4×Z 2×Z Z Z/2 Z/4

【0033】各トランジスタ27に接続されたスイッチ 28はゲイン設定ビットS7~S0でオン・オフ制御さ れSn(S7~S0)を"1"としたときに対応するス イッチ28 (28-1~28-8) がオンするようにす

ると負荷抵抗29 (Rout)に流れる電流 I out は、S n を用いて以下の式9で表される。

[0034]

$$I_{out} = I_{sig} \times \sum_{n=0}^{7} \frac{S_n \times Z_n}{Z} = I_{sig} \times \sum_{n=0}^{7} \frac{S_n \times Z \times Z^{n-4}}{Z}$$

= $2^4 \times I_{sig} \times \sum_{n=0}^{7} \frac{S_n \times Z^n}{Z^8} = k \times 2^4 \times I_{sig}$

【0035】この出力電流 I out による負荷抵抗29 (Rout) での電圧降下は出力電圧Vout となり、次式 で表される。

[0036] 【数10】

 $V_{out} = R_{out} \times I_{out}$

【0037】式9に式5及式7を代入して整理し、式1 0に代入すると、入力電圧と出力電圧の関係は以下の式 11により与えられる。

[0038] 【数11】

$$V_{out} = k \times 2^4 \times R_{out} \times I_{sig} = \left(k \times 2^4 \times \frac{R_{out}}{R_{in}}\right) \times V_{in} - V_{ofs}$$

ここで、Vofs ≡ k×24 × Rout × I bpとする。 【0039】上記式11から、入力電圧の変化に対する 出力電圧の変化量、すなわち利得は、k×24×Rout /Rinで表され、例えば、Rout /Rin=2になるよう に設定すると、最大利得が32倍となり、画像信号処理 用の可変利得増幅回路としては充分な性能を持つ。ま た、その場合設定分解能としては、実施例では説明の都 合上8ビットの分解能(N=8)で制御するようになさ れているために、0. 125倍刻みになっているが、こ れを例えば10ビットにすれば0.03125倍刻みと なって、論理乗算器でデジタル的な利得を施した場合に 換算すると、整数部5ビット、小数部5ビットに相当 し、画像信号に対する可変利得増幅回路としては充分な 分解能が得られる。これらの定数は必要な最大利得と利 得分解能に応じて適宜設定すればよい。

【OO40】なお、図2の回路において、P型トランジ

スタ30はミラー容量により動作帯域の劣化を防止する ためのカスコード接続トランジスタである。このトラン ジスタ30がなかった場合とあった場合との比較のため に、それぞれの場合の等価回路を図3(A)、(B)に 示す。

【0041】図3(A)の等価回路のP型トランジスタ 32(図2のトランジスタ27に相当)と負荷抵抗33 (図2の抵抗29に相当)とからなる構成はインパータ であり、入力であるVinの電位(図2のC点の電圧に相 当)の変化が出力Vout の大きな変化として反転増幅さ れる。トランジスタ32にはゲートとドレイン間に寄生 容量Cgdがあり、これが入力と出力との間に存在するこ とになる。周知のようにインパータ回路の入力と出力と の間に容量が存在した場合には、入力端子から見ると、 ミラー容量として Cmil = (1-A) × Cgd (ここでA は増幅率)の大きな容量があるのと等価になる。

【0042】図3(A)の入力Vinに相当する図2のC点での電位変化はmVオーダのごく僅かなものであり、これに対して出力電圧は通常1V程度まで増幅されるために、増幅率は-100倍以上となる。このために、ミラー容量によってトランジスタ27(27-1~27-8)のゲートードレイン間の寄生容量の100倍以上の負荷容量が入力側のダイオード接続トランジスタ26(図2)から見えることになる。このダイオード接続ト

(図2)から見えることになる。このダイオード接続トランジスタ26は出力インピーダンスが比較的高いために、このインピーダンスとミラー容量とで決まる時定数は画像信号の処理回路としては許容できない程度の大きさになってしまう。

【0043】ここで、図3(B)の等価回路のように、カスコード接続(cascodeconnection)でトランジスタ34(図2のトランジスタ30に相当)を挿入すると、CgdはVinとVaとの間に存在し、Vinに対するVaの伝達ゲインはほぼー1になる。以下、その理由を示す。

【0044】トランジスタ32の相互コンダクタンスをgm1、トランジスタ34の相互コンダクタンスをgm2とし、トランジスタ32、34を流れる電流の変化量をiとして小信号解析を行うと以下の関係式が成り立つ。

[0045]

$$i = -gm1 \times (Vin-Vdd) = -gm1 \times (Vin-0)$$

= $-gm1 \times Vin$
 $i = -gm2 \times (Vbias-Va) = -gm2 \times (0-Va)$
= $gm2 \times Va$

【0046】上式から、gm2×Va =-gm1×Vinが成り立ち、結局、

Va / Vin = -gm1/gm2

となって、gm1≒gm2とすると、VinのVaに対する伝達ゲインは"−1"となる。

【0047】従って、ミラー容量は高々Cgdの2倍程度で収まり、動作帯域はトランジスタ34がない場合に比較して大幅に向上する。

【0048】次に図2の電圧調整回路24について説明する。本実施例では、電圧調整回路24の出力Vclpはトランジスタ23のゲートに印加され、Vclpによって抵抗22(Rin)を流れる電流に一定の電流値分だけ流し込み、トランジスタ21、26を流れる電流を絞るためのバイパス電流を流す構成になっている。

【0049】本実施例では、入力電圧の動作点は2V程度としており、もし、このパイパス路(Vclp で制御されたトランジスタ23と抵抗25)がなかった場合には、抵抗22のRinが5k Ω 、負荷抵抗29のRoutが10k Ω であった場合に、抵抗22を流れる電流は400 μ Aとなる。スイッチ28がすべてオンした場合抵抗22を流れる電流の32倍の電流が負荷抵抗29に流れてしまうと、単純計算で出力電圧は、400 μ A×32×10k Ω =128Vという値となり、これでは出力電圧は電源電圧に張りついてしまうことになって回路として破綻してしまう。

【0050】このために、入力電圧が所定の動作点(入力動作基準電圧値)にある場合に出力電圧も所定の動作点(出力動作基準電圧値)になるように制御をする必要があるために、Volpで制御されたトランジスタ23と抵抗25とで構成されるパイパス回路によって、IinからIbpをパイパスすることによりIoutが所定出力動作点を与えるようなIsig 電流を得るようにVolpが制御される。

【0051】すなわち、電流の増幅率は設定した利得に

より異なるので、バイパス電流を設定した利得に応じて 制御される。つまり、Vin=Vin0 が入力の動作点とし て、Vout =Vout0が出力の動作点とすると、式11か ら、

[0052]

【数12】

$$V_{ofs} = \left(k \times 2^4 \times \frac{R_{out}}{R_{in}}\right) \times V_{in0} - V_{out0}$$

【0053】となり、Vofs ≡ k×2² ×Rout × Ibp の関係から、

[0054]

【数13】

$$I_{bp} = \frac{V_{in0}}{R_{in}} - \frac{V_{out0}}{k \times 2^4 \times R_{out}}$$

【0055】となるようにバイパス電流 I bpを制御すればよいことになる。

【0056】以下、その制御の方法について述べる。図4に本実施例の可変利得増幅回路に入力される画像信号についてのタイミング図を示す。画像信号は有効な画像情報を含む画像信号出力期間と無信号状態を表すブランキング期間の電圧が入力の動作点に相当し、有効画像信号出力は、ブランキング出力を基準に出力される。可変利得増幅回路はこのブランキング期間、すなわち基準となる信号が入力されている期間に出力の動作点の調整を行う。

【0057】基本的に、電圧調整回路24は、ブランキング期間に目標の出力動作点であるVref電圧と、出力電圧Vout をの比較を行い、出力電圧Vout が目標の基準電圧Vrefよりも低い場合には、トランジスタ23のゲート電圧のVclpを僅かに上げるように動作する。

【0058】Vclp が高くなると、パイパス回路を流れ

る電流 I bpは減少して、 I sig は増加する。 I sig が増加すると、カレントミラーによって出力側の負荷抵抗29を流れる電流 I out も増加する。 I out が増加することによって、負荷抵抗29(Rout)の電圧降下が大きくなり、出力電圧はもとの電圧よりもわずかに高くなる。逆に、出力電圧Vout目標の基準電圧Vrefよりも高い場合には、トランジスタ23のゲート電圧のVclpが僅かに下がり、出力電圧が下がるように動作する。

【 O O 5 9 】この出力電圧の調整動作は、電圧調整回路 2 4 に供給されるクロックのclp に同期して離散的(間欠的)に行われる。図 4 の波形タイミング図に示すように、このクロックのclp は、ブランキング期間の中で動作点調整動作を許可する信号 H S がハイ(高レベル)の期間にのみ出力される。電源投入直後や、設定利得を変更した場合には、動作点が目標からずれているが、のclp が入力されると、電圧調整回路 2 4 の働きにより出力電圧は目標の動作点に収束してゆくことになる。

【0060】電圧調整回路24およびクロック制御回路31の詳細を図5に示す。互いに比較される二つの信号 Vref とVout とはコンパレータ40に入力される。コンパレータ40にはさらにクロック制御回路31のゆcl p 発生回路50からクロック信号のcl p が入力される。【0061】コンパレータ40は図6に示すような構成となっている。クロックのcl p がロー(低レベル)の時はN型トランジスタ60がオフ状態で電流は流れない。同時にP型トランジスタ61、62が両方ともオンとなりXN点とXP点の電圧はVDDとなり、増幅器63、64の出力すなわち、コンパレータ40の出力CMPNとCMP Pはローレベルとなる。

【0062】クロックφclpがハイレベルの時はトランジスタ60がオン状態で、P型トランジスタ61、62が両方ともオフとなる。トランジスタ60がオンと電話と、トランジスタ65、66もオンとなろうとし、電流が流れ始め、XN点とXP点の電圧は下がり始める。こで目標基準電圧Vrefが出力電圧Voutよりも高いでは、トランジスタ65のオン抵抗の方が配位がスタ66のオン抵抗よりも低くなり、XP点の電位が下がる。XP、XN点は、トランジスタ67、68のゲートに接続されているために、XP点の電位が下がるとトランジスタ67のオン抵抗が上がり、XN点の電位を上げる方向に働き、XN点の電位を上げる方向に働き、XN点の電位を下げる方向に働く。

【0063】これらの動作は正のフィードバック動作であり、XN点の電位は急速に上がって、XP点の電位は急速に下がる。XN、XPはそれぞれ増幅器63、64に接続されており、結果的にクロックφclpがローからハイになった時点のVref電圧がVout電圧よりも高ければCMP__Pはハイに、CMP__Nはローに高速に判定結果を出力する。

【0064】図7に電圧調整回路24の動作タイミング を示し、図5の回路図に基づいてその動作を説明する。 回路図で、oclp はディレイインバータ41に供給され る。ディレイインパータ41はタイミング調整用の遅延 時間の比較的大きなインバータである。ディレイインバ ータ41の出力はディレイインパータ42に供給され る。ディレイインパータ41、42の出力がNAND回 路43に入力される。NAND回路43はφpr-pパルス を発生する。また、NAND回路43の出力は増幅器4 4に接続され、増幅器44はφpr-pパルスの反転となる φpr-nパルスを発生する。φpr-pパルスとφpr-nパルス はそれぞれ N型トランジスタ 4 5 と P型トランジスタ 4 6のゲートに接続される。トランジスタ45のソースに は後述のMODE信号によって選択された電圧V川が印 加される。また、トランジスタ46のソースにはやはり MODE信号によって選択された電圧Vhhが印加され る。電圧VIIは、MODE信号がハイのときにGND

(接地電位)でローのときにGND電圧よりもやや高い電圧になるように、また電圧Vhhは、MODE信号がハイのときにVDDでローのときにVDDよりもやや低い電圧になるように、スイッチ47、48と、抵抗49、50、51とで構成される回路から供給される。

【OO65】 oclp がローの期間に、opr-nパルスとo pr-pパルスがそれぞれトランジスタ45と46のゲート に印加されると、それぞれのトランジスタはオンとな り、トランジスタ45のドレインと接続された容量52 はVI雷位に、トランジスタ46のドレインと接続され た容量53はVhh電位に充電される。ここで、容量5 2、53はそれぞれ寄生容量であってごく小さな値であ る。なお、このとき、(φclp がロー期間)コンパレー タ40の出力CMP_P、CMP_Nはいずれもローレ ベルを出力しており、CMP__Pが入力された反転増幅 器54の出力øincはハイに、CMP Nが入力された 増幅器55の出力φdec はローとなって、N型トランジ スタ56及びP型トランジスタ57はともにオフとなっ ている。φclp がハイに変化すると、前述のようにコン パレータ40がVref 電圧とVout 電圧の大小関係を判 定し、Vref 側が高ければCMP Pをハイ出力し、低 ければCMP Nをハイ出力とする。CMP Pがハイ になると、 øinc は、ローを出力しトランジスタ 5 7 は オンし、CMP Nはローのままであるためにødec は ローで、トランジスタ56はオフ状態を維持する。

【0066】トランジスタ57がオンすることで、寄生容量53に充電された電荷は、容量53や52に比べて充分大きな容量を持つ容量58に流入し、Vclp電圧を僅かに上昇させる。逆に、CMP_Nがハイであった場合には、φincはハイのままで、φdecがハイとなるため、トランジスタ57はオフ、トランジスタ56はオンとなって容量58に充電されていた電荷のうち、一部が寄生容量53に流出し、容量58の電位が僅かに下が

る。

【0067】以上の動作によって、Vref 端子の電位が Vout 端子の電位よりも高かった場合には、Vclp 電圧 が僅かに上がり、Vout 端子の電位がVref 端子の電位 よりも高かった場合には、Vclp 電圧が僅かに下がる動作を行う。なお、MODE信号によってVhh電圧がVDD 電圧よりも低く、VII電圧がGNDよりも高くなっていた場合には、それぞれVDD、GNDのときに比べてVclp 電圧の変化量が小さくなる。すなわち、MODE信号がハイのときは出力の電圧振幅が大きく、ローのときは出力電圧振幅が小さくなるように制御される。

【0068】次に、電圧調整回路24による動作点制御時の収束モード切換について説明する。可変利得増幅回路の設定利得を変更した場合の直後には電圧調整回路24の出力Vclp電圧は、前の電圧値をそのまま維持している。このために、新しく設定したすなわち変更後の利得に対しては所望の動作点を得るためのパイパス電流Ibpにはなっていない。このために、出力の動作点は目標の動作点から大きくずれてしまっている。この場合には、なるべく早く動作点が正常になるように、高速に動作点を収束させる必要がある。

【0069】一般に、本実施例のように離散的(間欠的)なフィードバックによって収束を図る回路では、入力すなわち Vclp の調整が出力に反映されるまで待ってから、次の入力を与えることが行われる。これは収束の安定を図るためであり、入力の結果が出力に反映される前に次の入力を与えた場合には収束にいたるまでが不安定となる。

【0070】しかし、収束の精度よりも、高速に収束させる必要がある場合には、必ずしも上記のような制御を行う必要はない。そこで、本発明の実施例においては、収束モードの切換により高速収束と安定収束とを選択できるようにした。すなわち、高速に収束させたい場合には、φclpの周期を短くし、精度よく(安定的に)収束させたい場合には、φclpの周期を長くするという操作を行う。

【0071】この選択切換は、MODE信号によって行い、MODE信号がハイのときは、、高速収束モード、ローのときは高精度収束モードとなるようにしている。特に、高精度収束モードではVclpの調整電圧振幅も小さくしてさらに安定性を高めている。このモード切換のためのMODE信号は図5の収束判定回路35で発生して電圧調整回路24に供給される。さらにMODE信号はのclp発生回路50にも、供給されてVclpパルスの発生周期のclpの切換を行っている。

【0072】クロック制御回路31の内部の収束判定回路35とφclp発生回路50について、図8(A)、

(B) の回路図と、図9の動作タイミング図によって説明する。

【0073】図8(A)は、収束判定回路35の回路図

である。収束判定回路35は、RS型フリップフロップ 51、52、D型フリップフロップ53、及び否定(N OT)回路54を有する。

【0074】設定利得を変更した場合には、図8(A)の収束判定回路35にRES信号が印加され、この時点で高速収束モードへ移行すべくMODE信号が立ち上がる。これ移行、φincとφdecのパルスからこの可変利得増幅回路の出力の動作点が所定の値に収束したかどうかを判断している。

【0075】すなわち、収束に達するまでは、φinc あるいはφdec のどちらか一方の信号のみが電圧調整回路 24から出力される。これが収束すると、φinc とφdec とが交互に出力されるようになる。従って、これを検出すれば収束に達したことが判定できる。このために、RES信号でリセットされた後、φinc が出力され次にφdec が出力された時点で収束と判断して、HSの立ち下がりでMODE信号をローとする回路構成をとっている。これにより次回のHSハイ期間から高精度収束モードで動作するように切換がなされる。

【0076】図8(B)は、φclp 発生回路50の回路 図である。φclp 発生回路50は、D型フリップフロップ回路61、62、論理積(AND)回路63、65、 及び論理和(OR)回路64を有する。

【0077】図8(B)のøclp発生回路50では、図9に示すように、MODE信号がハイのときは、HSとCLKとのANDをとったパルスをøclpとし、MODE信号がローのときにはそれを1/4に間引くように分周回路の出力でマスクしたパルスをøclpとしている。

【0078】以上によって、設定利得を変更したことでずれた出力動作点を所定の動作点に収束するまでは高速収束動作を行い、一旦収束した後には動作点変動が最小になるように高精度の収束動作を行うことで、高速にかつ高精度に動作点を設定することができる。

【0079】図10に本発明の第2の実施例の可変利得増幅回路を示す。図2の第1の実施例との違いは、第2の実施例では入力に差動増幅器を使用していないこと、及び電流バイパス回路を出力側に設けている点である。なお、図10において、図2の回路図と同じ参照番号で示すものは基本的に同一の要素を示すので、それらの説明については省略する。

【0080】入力INに差動増幅器を用いずにN型トランジスタ70に直接入力電圧を印加すると、A点の電位はトランジスタ70と抵抗71とがソースフォロアを構成しているために、

[0081]

【数14】

Vin X Ao - Vof

【0082】で与えられる。ここで、A0 はソースフォロアの利得で、おおよそ0. 8程度であり、第1の実施

例と比較するとこの部分で利得はロスすることになるが、第1の実施例では差動増幅器20とソースフォロア(21、22)で構成されるフィードバック回路の発振防止のために動作帯域をそれほど高くできなかったが、第2の実施例ではソースフォロアに直接入力電圧を印加しているために動作帯域は大幅に向上する。従って、動作帯域をより重視した用途にはこの実施例の方が適している。

【0083】電流バイパス回路については、第1の実施 例における式5が

[0084]

【数15】

$$I_{in} = \frac{A_o \times V_{in} - V_{of}}{R_{in}}$$

【0085】となり、式7が

[0086]

$$I_{sig} = I_{in}$$

【0087】となり、式9が

[0088]

【数17】

$$I_{out} = k \times 2^4 \times I_{sig} - I_{bp}$$

【0089】となり、式11が

[0090]

【数18】

$$V_{out} = k \times 2^4 \times \frac{R_{out}}{R_{in}} \times A_o \times V_{in} - V_{ofs}$$

【0091】となる。なお、ここで

[0092]

【数19】

$$V_{ofs} \equiv k \times 2^4 \times \frac{R_{out}}{R_{in}} \times V_{of} + R_{out} \times I_{bp}$$

【0093】としている。以上から、Vin=Vin0、Vout = Vout0の入出力動作点を得るためには、Ibpの値が、

【0094】 【数20】

$$I_{bp} = k \times 2^4 \times \frac{1}{R_{in}} \times (A_o \times V_{in} - V_{of}) - \frac{V_{out}}{R_{out}}$$

【0095】を満たすようにVclp のフィードバックを 書ければ第1 の実施例と同様に動作点が確定することに なる。

【0096】なお、本発明は以上説明した実施例のものに限るものではなく、実施例の開示にもとづき様々な変更や改良が当業者であれば可能であることは自明であろう

[0097]

【発明の効果】本発明によれば、画像信号処理用に好適な可変利得増幅回路として、CMOS回路に容易に組み込め、かつ必要な動作帯域と、最大利得、可変利得設定分解能を満たすことができる。また、動作点の設定を随時行う場合には、収束モードの切換を有するので、高速かつ安定した動作点設定が可能である。

【図面の簡単な説明】

【図1】本発明の可変利得増幅回路の動作原理を説明するための回路図である。

【図2】本発明の第1の実施例による可変利得増幅回路 の回路図である。

【図3】本発明の実施例におけるカスコード接続トランジスタの効果を説明するための等価回路図である。

・【図4】画像倡号の波形タイミング図である。

【図5】本発明の実施例における電圧調整回路とクロッ

ク制御回路の詳細を示す回路図である。

【図 6 】本発明の実施例におけるコンパレータ回路の回 路図である。

【図7】電圧調整回路の動作タイミング図である。

【図8】収東判定回路と φ clp 発生回路の回路図であ る。

【図9】クロック制御回路の動作タイミング図である。

【図10】本発明の第2の実施例による可変利得増幅回 路の回路図である。

【図11】従来の技術による可変利得増幅回路の回路図である。

【符号の簡単な説明】

10 入力側トランジスタ

11 共通ゲート出力側トランジスタ

12 スイッチ

13 負荷抵抗

20 差動增幅器

21、23、27、30 トランジスタ

26 ダイオード接続トランジスタ

22、25 抵抗

24 電圧調整回路


29 負荷抵抗

28 スイッチ

31 クロック制御回路


【図1】

可変利得增幅回路




【図2】

可変利得增幅回路




【図4】


画像信号のタイミング



【図3】 カスコード接続トランジスタ




【図 5 】電圧調整回路およびクロック制御回路




[図6]

コンパレータ回路




【図7】

電圧調整回路の動作タイミング




【図8】


(人) 収束判定回路



(B) øclp発生回路




【図9】
クロック制御回路の動作タイミング




【図10】


第二の実施例



【図11】

従来例の可変利得増幅回路





This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record.

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKÉWED/SLANTED IMAGES
COLOR OR BLACK AND WHITE PHOTOGRAPHS
GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

